北京威视锐科技是国内唯一通过赛灵思(Xilinx)认证的Certified 级全球设计服务合作伙伴(XAP)，同时也是Xilinx大学计划本地合作伙伴(XUP)和赛灵思官方授权培训中心(ATP)。作为赛灵思在中国合作最紧密的合作伙伴，威视锐科技不仅提供高性能的FPGA/SoC解决方案和设计服务，同时也提供最新技术相关的培训课程。
威视锐的培训课程基于Xilinx的全球统一教材，同时融合了威视锐多年FPGA/SoC产品的设计经验，采用原创设计的开发板，让学员可以通过项目实战快速掌握最新的开发流程，实现高效率的学习。
一、 PCIE通信（为期2天 开课时间2021年11月27日）
PCIE教学板卡：
第一章节理论内容:
- 1、计算机体系结构中PCIE的应用架构
- 2、PCIE的工作原理和协议概述
- 3、PCIE链路详解
- 4、PCIE协议基本模型，5个基本层的详解
- 5、PCIE中的SerDes高速串行接口
第一章节实验内容:(学员上手操作并非演示)
Lab1：PCIe IP核的定制与使用
- 1、讲解PCIe IP核定制的参数及使用方法,自定义快速封装顶层文件
- 2、设计综合实现并生成下载文件
- 3、程序下载至目标试验板
- 4、操作系统查看PCIe设备
第二章节理论内容:
- 1、PCIE 应用层和事物传输层详解
- 2、拆分TLP包的verilog 逻辑实现讲解
- 3、传统中断和MSI详解
- 4、错误报文处理
第二章节实验内容:
Lab2：PCIe IP核的仿真
- 1、仿真环境搭建（Vivado）
- 2、Testbench使用方法介绍
- 3、TCL脚本管理仿真流程
- 4、通过逻辑分析仪抓取数据导入Modelsim进行TLP包分析
第三章节理论内容:
- 1、PCIE的C函数库接口API讲解；(适用于Linux/windows)
- 2、PCIE的 Matlab函数接口讲解；(windows)
第三章节实验内容:
Lab4：基于PCIe硬核DMA传输
- 1、IP Integrator下构建DMA应用
- 2、结合操作系统调试DMA，利用驱动API编写驱动程序
- 3、测试DMA传输速度
Lab5：基于Zynq7000系列芯片的AXI DMA
- 1、封装AXI DMA 读写接口
- 2、测试DMA 操作
- 3、PCIE DMA联合AXI DMA协同通信设计
第四章节理论内容:
- 1、Petalinux 工具体系结构
- 2、带有嵌入式操作系统的Xilinx PCIE端对端方案详解
第四章节实验内容:
Lab6：基于Zynq Petalinux 操作系统开发
- 1、编译 PetaLinux 操作系统
- 2、添加设备树短点
- 3、使用API编写APP完成PCIE端点的数据交互
Lab7：联合HDMI驱动和PCIE端点完成视频传输显示demo设计
二、万兆以太网通信（为期1天开课时间2021年12月4日）
MPSoc教学板卡：
第一章节理论内容:
- 1、万兆以太网通信基本原理
- 2、Xilinx 10G Ethernet subsystem IP核 原理讲解
- 3、UDP协议分析
第一章节实验内容:
- 1、配置Xilinx 10G Ethernet subsystem IP核
- 2、搭建仿真环境，产生激励源
- 3、两种回环测试模式验证
第二部分万兆应用案例分析:
- 1、万兆以太网多端口数据采集系统
- 2、万兆以太网板卡间数据交互系统
第二部分万兆应用案例实验内容:
- 1、组建UDP帧，完成基于UDP帧与PC机进行数据交互
- 2、基于万兆以太网完成多端口数据采集并上位机实时显示
三、时序分析课程（为期2天开课时间2021年12月8日）
本课程会根据对应项目使用Xilinx ISE中集成的Timing Analyzer、Vivado Timing Analyzer两种种工具进行时序分析，帮您快速成为时序分析专家。
1. 时序分析基本原理
- 1、寄存器与寄存器之间静态时序分析
- 1.1、通用静态时序分析模型
- 1.2、Xilinx ISE Timing Analyzer时序分析模型
- 1.3、Xilinx Vivado Timing Analyzer 时序分析模型
2. 项目实战-千兆以太网数据数据集线器项目进行时序分析
- 1、输入接口与FPGA内部IOB的静态时序分析
- 1.1、定位接口时序问题设置合理input delay完成时序调整
- 1.2、时钟相位调整方法
- 2、输出接口IOB与下一级芯片电路的静态时序分析
- 1.1、定位接口时序问题设置合理input delay完成时序调整
- 1.2、时钟相位调整方法
- 3、寄存器与寄存器之间时序分析
- 1.1、梳理分析项目中时钟并约束时钟初步进行时序分析查错
- 1.2、定位寄存器与寄存器之间错误并按需消除瓶颈
- 1.3、例外约束，跨时钟域约束
- 4、时序优化方法
- 1.1、工具相关和布局布线算法参数优化
- 1.2、优化代码和局部布线干预
- 1.3、自动搜索最优时序软件使用
3. 项目实战-通信项目中自定义算法FFT时序分析和通信链路层编解码时序分析 ISE Timimg Analyzer
- 1、分析项目中算法中组合逻辑的路径
- 2、按照需求测试算法模块时序指标
- 3、使用xilinx ise工具进行约束算法模块
- 1.1、按照指标调整不同的时钟频率获取时序报告
- 1.2、解析时序报告进行分析获取关键路径
- 1.3、针对关键路径进行统计为优化做准备
- 4、时序优化
- 1.1、根据ISE工具中综合参数，布局布线参数调整时序特性
- 1.2、使用面积换取速度原则，拆分扇出，插入寄存器等方法优化时序
- 1.3、使用时序搜索软件进行最优时序搜索
4. 项目实战-图像处理项目中行buffer 、DDR时序、乘法器、除法器时序分析优化Vivado Timing Analyzer
- 1、vivado 时序分析中用到的Tcl命令学习
- 2、Vivado 时钟约束软件
- 3、Vivado 时序分析软件
- 4、IO接口时序约束和Delay设置
- 5、乘法器、除法器出现时序问题如何解决
- 6、Vivado综合和布局布线策略设置
- 1.1、Baseline时序分析收敛方法验证
四、Zynq Soc课程（为期2天 开课时间2021年12月12日）
Soc课程教学板卡：
第一部分:
- 1、ZYNQ系列芯片的架构
- 2、ZYNQ系列芯片IO特性和功能
- 3、PS和PL端各自的优势
- 4、讲解Vivado和SDK工具的使用
- 5、vivado 搭建硬件平台
- 6、SDK开发软件对应硬件的驱动
第二部分:
- 1、千兆以太网通信原理讲解
- 2、搭建最小千兆以太网通信框架
- 3、结合上位机UDP调试助手进行以太网通信调试
- 4、Zynq终端通过以太网终端发送图像数据到服务器端
第三部分:
- 1、linux 操作系统移植
- 2、DeviceTree编译讲解
- 3、移植Ubuntu操作系统完成人机界面设计
五、FPGA加速CNN深度学习案例（为期1天开课时间2021年12月24日）
CNN深度学习课程教学板卡：
- 1、如何使用现有的Caffe 框架进行搭建网络，用于训练和识别；(案例实操)
- 2、设置Cifar10训练数据集；
- 3、训练已经设计好的网络；
- 4、设置python接口，导出网络的权重和偏置值；(案例实操)
- 5、利用SDSoc软件搭建基于FPGA卷积神经网络加速平台；(案例实操)
- 6、卷积层的加速实现；(代码分析讲解)
- 7、池化层的加速实现；(代码分析讲解)
- 8、激活函数的讲解；(代码分析讲解)
- 9、全连接层的讲解；(代码分析讲解)
- 10、Cifar10在V3学院深度学习平台进行实测；(结果展示)
六、Zynq ULtraScale + MPSoC 软硬件开发培训（为期1天开课时间2022年1月3日）
MPSoc教学板卡：
第一章节理论内容:
- 1、MPSoc APU 64bit 架构体系介绍
- 2、使用APU进行软硬件开发流程
- 3、APU运行操作系统进行软硬件数据交互
第一章节实验内容:
Lab1：创建自定义IP封装AXI接口
Lab2：虚拟内存映射实现软硬件交互
第二章节理论内容:
- 1、RPU结构体系介绍
- 2、RPU的TCM(Tightly Coupled Memory)介绍和应用
- 3、QEMU使用方法讲解
第二章节实验内容:
Lab1：QEMU开发调试
- 1、环境搭建（Vivado）
- 2、建立QEMU环境
- 3、创建软件工程
- 4、使用SDK编写软件C/C++代码实现QEMU调试
第三章节理论内容:
- 1、OpenAMP原理介绍
- 2、APU下的Linux操作系统中运行RPU应用程序
第三章节实验内容:
Lab4：使用APU建立裸机程序
Lab5：在APU下的petalinux打开OpenAMP支持，并使用RPU运行应用程序
第四章节理论内容:
- 1、Mpsoc 视频编解码器架构和原理
- 2、IPcore接口驱动时序和配置
- 3、GStream on petalinux配置和数据交互原理
第四章节实验内容:
Lab1：使用VCU进行视频编码输出实验
Lab2：使用VCU进行视频解码显示实验
Lab3：GStream on petalinux实验
培训负责人：尤恺元
联系电话同微信：15921999232
